扫码关注
- 全部
- 默认排序
嘉立创EDA-原理图设计实例—AT89C51通过前面的元件库及原理图设计的说明，相信读者看到这里已经可以进行一些简单的原理图设计了。本节给读者准备了一个实例讲述，使读者能够将理论与实践相结合，温习前面所讲述的内容。1 工程的创建分别执行菜单
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX
1.allegro16.6已经打了102号补丁，已经将AD工程里的原理图转化为ASCII格式，并且编译过有PrjPCBStructure后缀文件，使用file-importAltiumschematicc,报脚本出错，如图所示。2.设置好路径之后，点击转换报错无法找到路径，如图所示。3.在文件夹下能
按照3D模型库添加库路径的方法添加完之后，打开PCB就提示错误。说steppath：variable not defined。需要进行怎么设置呢？C:\123.jpeg
当对allegro软件PCB层叠结构进行设置的时候，某一层可以设置为plane或者conduct，平面层和走线层。但是我发现无论是设置成plane还是conduct,这一层都可以走线，手动铺铜皮，edit-split creat这样去灌铜进行铜皮分割。既然这样，那么设置层的时候，plane和cond
新手刚学用AD，遇到一个问题：添加缝合孔时，总是提示“Unable to locate any suitable locations on net GND”，说是在GND网络上找不到合适位置放孔。下面是我的添加缝合孔设置在网上也找不到相关解答，求大佬帮助
有大神遇到过Package keepin层删不掉的情况吗？file:///一直显示Selected item not valid for current operation, ignored: Rectangle "Package Keepin/All"No valid items selected
Class Document Source Message Time Date No.[Error] Sheet1.SchDoc Compiler Net LCDCS has only one pin (Pin P1-1) 8:36:15
全站最新内容推荐
